AMBA总线的Verilog语言模型，主要包括5个部分：AHB总线仲裁器，AHB-APB总线桥接器，AHB总线上从设备ROM模型
资源文件列表
ahb_apb_bridge/rtl/ahb_apb_bridge.v , 10636
ahb_arbiter/rtl/ahb_arbiter.v , 9321
ahb_arbiter/rtl/ahb_decoder.v , 3039
ahb_arbiter/rtl/ahb_default_master.v , 1718
ahb_arbiter/rtl/ahb_default_slave.v , 4555
ahb_arbiter/rtl/ahb_mast_mux.v , 3537
ahb_arbiter/rtl/ahb_slave_mux.v , 2765
ahb_rom_slave/rtl/ahb_rom_slave.v , 7167
ahb_sram_slave/rtl/ahb_sram_slave.v , 7505
defines/ahb_defines.v , 2295
defines/apb_defines.v , 1144